集成电路报告

上传者：宋申民
|
上传时间：2015-04-25
|
密次下载

集成电路报告

集成电路应用实验报告

基于锁相环4046的频率合成器设计

指导教师：罗国新

物理与信息工程学院

2012级信息工程类4班

田春燕 111201126

吴陆超 111201129

2015年01月22日

内容需要下载文档才能查看

一、设计和制作任务······························4

二、任务要求····································4

三、确定电路设计方案····························4

四、方案设计····································5

（一）振荡源的设计···························5

（二）N分频的设计 ··························5 （三）0.1KHZ标准信号源设计（即M分频的设计）·6

五、锁相环参数设计································7

六、整体电路设计·································8

七、电路调试·····································10

七、心得体会·····································12

八、参考文献·····································14 附录·············································14

基于CD4046锁相环设计频率合成器

内容摘要：

频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用，

频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。关键词：

频率合成器 CD4046 锁相环

一、设计和制作任务

1、确定电路形式，画出电路图。

2、计算电路元件参数并选取元件。

3、制作PCB板并焊接电路。

4、调试并测量电路性能。

5、写出课程设计报告书。

二、主要技术指标

1．频率步进 100Hz

2．频率范围：400kHz—1MHZ

3．电源电压 Vcc=6V

三、确定电路设计方案

原理框图如上，锁相

环路对稳定度的参考振

动器锁定，环内串接可编

程的分频器，通过改变分

频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1?，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：

f1f1?? 故 f2?N*f?1 (f1?为基准频率) MN

当N变化时，就可以得到一系列的输出频率f2。

内容需要下载文档才能查看

四、方案设计

（一）、振荡源的设计

采用2M无源晶体与CMOS非门

（CD4049）组成2MHz振荡器，如图

所示。图中R1为反馈电阻使F1工

作于线性放大区，F2、F3提供增益

放大及波形整形。晶体等效电感，

C1、C2构成谐振回路。C1、C2可利

用器件的分布电容不另接。

（二）、N分频的设计

N分频器主要是利用芯片CD40103来分频，将F2接到CD40103的1脚，控制4,5,6,7,10,11,12,13脚来控制分频，控制用拨码开关，接个上拉电阻来控制高低电平。当高电平的时候，即二进制是1，当开关1断开时，4脚为高电平，其他开关接通，相应的电平为低电平，此时相当于二进制00000001，此时是二分频，依次类推，要产生100分频，则要设置二进制为01100011，相当于十进制的99。理论上可以产生2到256分频。具体接法如下图：

内容需要下载文档才能查看