高速时钟与数据恢复电路技术研究

第１７卷第３期

２０１２年６月

文章编号：１００７—０２４９（２０１２｝０３－００６０?０６电路与系统学报ＪＯＵＲＮＡＬＯＦＣＩＲＣＵＩＴＳＡＮＤＳＹＳＴＥＭＳＶ０１．１７Ｎｏ．３Ｊｕｎｅ。２０１２

高速时ｆ中－ｑ数据恢复电路技术研究‘

张长春１，２，王志功２郭宇峰１，一，施恩２

（１．南京邮电大学功率与射频微电子研究中心，扛苏南京２１００４６；２．东南大学射频与光电集成电路研究所．江苏南京２１００９６）擒要ｔ本文根据数据恢复时，本地时钟与输入数据之间的相位关系及其实现方式的不同，将高速时钟与数据恢复（ＣＤＲ，ＣｌｏｃｋａｎｄＤａｔａＲｅｃｏｖｅｒｙ）电路技术分为三类，也即前馈相位跟踪型，反馈相位跟踪型．以及盲过采样型。进而又分别对每一类型进行了细分并分别进行了深入的剖析和比较。最后又给出了不同应用环境下，ＣＤＲ技术的选择策略，并指出了ＣＤＲ技术的发展趋势。本文通过对高速ＣＤＲ技术详尽而又深刻的分析比较，勾勒出了一个高速ＣＤＲ技术的关系及发展演化图。使读者能够对现存的高速ＣＤＲ技术及其发展趋势有一个前面而又清晰的认识。

关键词ｔ时钟与数据恢复；前馈相位跟踪型：反馈相位跟踪型；盲过采样；锁相环

中圈分类号?ＴＮ４９２文献标识码?Ａ

１引言

高速时钟数据恢复（ＣＤＲ，ＣｌｏｃｋａｎｄＤａｔａＲｅｃｏｖｅｒｙ）电路是高速数字通信中一个不可或缺的关键模块，种类繁多。ＣＤＲ电路包括时钟恢复（ＣＲ，ＣｌｏｃｋＲｅｃｏｖｅｒｙ）电路和数据恢复（ＤＲ，ＤａｔａＲｅｃｏｖｅｒｙ）电路两部分，而数据恢复又可以细分为时钟数据相位调整（相位对准，ｐｈａｓｅａｌｉｇｎｍｅｎｔ）电路和数据采样判决电路。

根据数据恢复（或数据采样）时，本地时钟与数据之间的相位关系及其实现方式的不同，ＣＤＲ的结构大体可以被分为三类：前馈（ｆｅｅｄ．ｆｏｒｗａｒｄ）相位跟踪型，反馈（ｆｅｅｄｂａｃｋ）相位跟踪型，以及（无相位跟踪）盲过采样（ｂｌｉｎｄ—ｏｖｅｒｓａｍｐｌｉｎｇ）型。

２前馈相位跟踪型ＣＤＲ

前馈相位跟踪型ＣＤＲ中，（采样判决时）本地时钟和输入数据之间的相位关系，是通过时钟信息的不断前馈校准跟踪及电路和版图设计阶段精细的时延匹配设计来保证的。

根据时钟产生及同步方式的不同，无相位反馈跟踪

型ＣＤＲ，又可以大体被分为四个基本类型：基于开环滤

波器型，基于窄带ＰＬＬ滤波器型，基于注入振荡器

（ｉｎｊｅｃｔｉｏｎ．１０ｃｋｅｄｏｓｃｉｌｌａｔｏｒ－ｂａｓｅｄ）型，以及基于门控振

荡器（ｇａｔｅｄｏｓｃｉｌｌａｔｏｒ－ｂａｓｅｄ）型。

由于ＮＲＺ信号中缺少与其比特速率相同的频谱分边沿

监测器频率提取量，所以任何ＣＤＲ电路都不可能完全通过线性技术直

接从ＮＲＺ数据流中直接提取出所需要的时钟信号。

电路和频率提取（ｆｒｅｑｕｅｎｃｙｅｘｔｒａｃｔｉｏｎ）电路。图ｌ滤波器型ＣＤＲ结构ｄｅｔｅｃｔｉｏｎ）如图１所示，滤波器型ＣＤＲ的时钟产生电路主要有两部分组成【Ｉ】，即边沿检测（ｅｄｇｅ

边沿检测电路，也叫预处理电路（ｐｒｅｐｒｏｃｅｓｓｏｒ），通过一种非线性变换，从ＮＲＺ数据流的频率分量中产生出～个与其比特率相同的所需要的频谱分量。它可以由微分电路和全波整形电路组合实现，或

’收糟日期－２０１１－０８－０３謦订日期：２０１１一Ｏｓ—１５

基金硬且．８６３计划项目（２００７ＡＡＯＩＺ２ａ５）：国家自然科学基金项目（６１０７６０７３；６０８０６０２７）：高等学校博士学科点专项科研基金

项目（２００９００９２１２００１２）；江苏省教育厅自然科学基金项目（０９ＫＪＢＳｌ００１０：１０ＫＪＢ５１００１５）：电子薄膜与集成器件国家重点实验室开放基金项目（ＫＦＪＪ２０１０１１）：南京邮电大学引进人才科研启动基金项目（ＮＹ２１１０１６；ＮＹ２１００７５）

第３期张长春等：高速时钟与数据恢复电路技术研究６１由一个时延线和异或门组合实驯¨。当然，如

果在发送端，与ＮＲＺ数据一起，同时发送了时

钟信号，则边沿检测电路是完全没必要存在的。

频率提取电路，则一般是通过高Ｑ值带通

滤波电路，从含有期望频率的嘈杂信号中，提

取出所需的频谱分量，而尽可能的滤除其它杂

散的频率分量。这里的高Ｑ值带通选择电路一

般至少应该具备以下两个特点：足够高的频率（的Ｉ型

选择特性；输出时钟与输入时钟保持相对稳定

的、一致的相位关系。满足这两个条件的大抵

存在三种典型基本电路：第一种是各种在片

（ｏｎ．ｃｈｉｐ）或片外（ｏｆｆ－ｃｈｉｐ）的有源或无源滤

波器，特别是诸如ＬＣ、ＳＡＷ（ｓｕｒｆａｃｅａｃｏｕｓｔｉｃ

ｗａｖｅ，声表面波）或介质腔等片外高Ｑ值无源

滤波器ｕＪ，。第二种是由窄宽的ＰＬＬ等效的滤

波器【ＩＪ。第三种是由注入锁定振荡器等效的自

适应滤波器１２ｌ。由这三种不同的滤波器电路，

分别构成了上述的前三种ＣＤＲ类型。

这三种类型的ＣＤＲ都是从滤波（或频域）（ｂ）１１型图２基于门控振荡器型ＣＤＲ结构

的角度来分析问题的，从非线性变化后的嘈杂信号中，抑制掉不需要的频率分量，提取出所需的时钟信号。同时，还存在另外一种ＣＤＲ电路，它更多地是从时域信号着眼，直接利用数据转换中所蕴涵的时钟信息。这就是基于门控振荡器型的ＣＤＲ。这种ＣＤＲ由两种基本类型，如图２所示（图中ＧＶＣＯ、ＰＦＤ、ＣＰ、ＬＦ及／Ｍ分别表示门控ＶＣＯ、鉴频

鉴相器、电荷泵、环路滤波器以及分频器）。Ｉ

型门控ＣＤＲ¨Ｊ由两个相同的门控ＶＣＯ（参考时

钟环中的ＧＶＣＯ没有算在内），受输入数据控

制交替振荡，两个ＶＣＯ的输出合并产生时钟

信号。而ＩＩ型门控ＣＤＲｔ４ｊ仅有一个门控ＶＣＯ，

但它另外需要一个较严格的边沿检测电路。Ｉ

型门控ＣＤＲ一般用在速率不很高的场合，而

速率高的场合，越来越多的倾向于ＩＩ型门控ＣＤＲ。

图３为基于注入振荡器型的ＣＤＲ结构（图中ＩｎＪＶＣＯ表示注入ＶＣＯ），与图２比较可以看出，两者结构很相似。区别在于后者对边沿检测要求更精确，要求边沿脉冲为ＵＩ／２左右。所以，在某种程度图３基于注入振荡器型ＣＤＲ结构上，可以将门控ＩＩ型ＣＤＲ视为注入振荡器型ＣＤＲ的一个特例——注入强度足够大且注入脉宽为ＵＩ／２。

这几种ＣＤＲ都含有具有选频作用的谐振单元。滤波器由于Ｑ值有限，或者说没有足够的能量补充机制，所以不能够像振荡器那样，无需注入信号能量便可一直自由振荡下去，输出周期性时钟信号。它必须在输入时钟信号的周期性冲击下，才可以产生时钟输出；当输入信号消失后，输出时钟也会逐渐消失（持续时间与Ｑ值成正比）。如果滤波器的Ｑ值无穷大，则它可能将如同注入锁定振荡器一样，无需注入信号能量便可以源源不断地产生时钟输出。对于注入锁定振荡器，注入的周期性信号只是用来对振荡器的输出时钟的频率和相位进行牵引，使之与注入时钟保持同步。ＰＬＬ中的ＶＣＯ则是根据ＶＣＯ产生的时钟与输入时钟进行比较，不断地通过调谐自己的振荡频率来实现输出时钟相位的增减，从而完成时钟的同步。门控振荡器则是通过由数据不断地控制振荡器的关闭和启动，来把数据中嵌入的时钟信息，注入到输出时钟信号中，使振荡器输出时钟与输入时钟保持同步。

电路与系统学报第１７卷

前馈技术，在理想情况下，只能保证它所产生的时钟与注入时钟（嵌入在数据中的时钟）是同步的——相同的频率和确定的相差。但是数据与前馈技术所产生的时钟之间的最优相差（用来进行数据恢复）往往是通过额外的时延匹配电路来实现的。然而，由于时钟通路和数据通路所经历的功能模块，往往差异很大，不容易实现比较完美的匹配。所以，当数据速率较高时，为了预防ＰＶＴ变化产生过大的匹配偏差，如图ｌ所示，往往需要在时钟或数据通路中加一段时延线（移项器），便于在后期（测试或应用）进行手动相位调节。——这其实也是限制前馈技术在高速率环境下应用的一个重要原因。

在这四种ＣＤＲ技术中，基于开环滤波器型ＣＤＲ由于集成

度等问题，已经基本退出历史舞台；基于窄带ＰＬＬ滤波器型恢复出ＣＤＲ由于其结构繁杂（需要预处理器等）、相位对齐不完美等

诸多问题，也逐渐为基于伪随机码ＰＤ的ＰＬＬ型ＣＤＲ所替代。

而其它两种ＣＤＲ技术，则在突发模式数据传输中，越来越焕

发出活力，成为研究的焦点。

３反馈相位跟踪型ＣＤＲＶＣＯ

图４基于ＰＬＬ型ＣＤＲ结构

反馈相位跟踪型ＣＤＲ中，（采样判决时）本地时钟和输入恢复出数据之间的相位关系，是通过鉴相器（ＰＤ）实时地监控本地时

钟与数据之间的相对相位的变化，并实时地反馈给控制电路进

行相位校准来完成韵。这里的鉴楣器，一般都是直接作用于

ＮＲＺ数据的，基于采样的（过采样率一般为２或３）。且大多数

这类ＰＤ中都包含了数据采样判决功能，所以一般不需要额外

的数据采样判决电路。压控时延线

反馈相位跟踪型ＣＤＲ，不但可以实时校准数据和时钟自身图５基于ＤＬＬ型ＣＤＲ结构

产生的相位误差，而且可以实时校准ＰＶＴ变化所引入的相位误

差。根据时钟产生及相位调整方式的不同，这种恢复出的时钟

类型的ＣＤＲ，又可以被分为三种基本类型：基于

ＰＬＬ型，基于ＤＬＬ型以及基于相位插值（Ｐ【，Ｐｈａｓｅ

Ｉｎｔｅｒｐｏｌａｔｉｏｎ）／相位选择（ＰＳ，ＰｈａｓｅＳｅｌｅｃｔｉｏｎ）

型。

基于ＰＬＬ型ＣＤＲ。如图４所示，与前馈基

于窄带ＰＬＬ型ＣＤＲ，在结构上的最大区别在于，

前者用一个可以直接作用于ＮＲＺ数据的ＰＤ取代

了后者的边沿检测电路及作用于周期信号的ＰＤ。

或者说，前者中ＰＬＬ几乎完成了ＣＤＲ的所有功（ａＪＩ型

恢复出的时钟

能，而后者中ＰＬＬ，则仅仅完成了时钟信号的提

取功能。

基于ＰＬＬ型ＣＤＲ不需要外部提供参考时钟

（频率辅助捕获的情况，另当别论），可以直接从

数据中提取时钟，并直接利用这个提取出的时钟

完成数据恢复。它是通过调整ＶＣＯ的频率来实

现相位的超前或滞后调整的。

基于ＤＬＬ型ＣＤＲ．如图５所示，则需要外

部提供参考时钟。相位的调整完全是通过调整可Ｃｏ）１Ｉ型变时延线的对输入参考时钟的时延来实现的。图６，基于ＰＳ型ＣＤＲ结构

第３期张长春等：高速时钟与数据恢复电路技术研究

恢复｝“的时钟基于ＰＳ／ＰＩ型ＣＤＲ分为两个基本类型，即

ＰＳ型（如图６所示）和ＰＩ型（如图７所示）。ＰＳ．Ｉ

型和ＰＩ型ＣＤＲ都是基于固定的多相位时钟产生

电路。前者是通过选择不同离散相位的时钟来实

现对数据相位的校准跟踪；而后者则是通过对正

交时钟的加权组合产生不同相位的时钟来完成对

数据相位的校准跟踪。ＰＳ—Ｉ型ＣＤＲ有很多优点，

如相位跟踪环中大量采用数字电路，提高了抗

ＰＶＴ变化的能力以及便于移植等；然而也存在一

些缺点，如离散的相移将产生较大的周期抖动。

ＰＳ－Ｕ型作为对ＰＳ—Ｉ型的改进，通过互耦相位跟

踪环和频率跟踪环，平滑了ＰＳ．Ｉ中存在的离散的

相位【５】ｏ

基于ＰＩ型ＣＤＲ存在一个缺点就是由于输入正

交相差过大，合成的时钟往往摆率过于受限，将会

影响时钟输出的噪声性能。通过ＰＳ／ＰＩ的组合，如

图８所示，可以弥补彼此存在的缺点【６］。

在这三类ＣＤＲ中，只有基于ＰＬＬ型的ＣＤＲ可

以不需要参考时钟，但存在稳定性、抖动积累、抖

动峰值（ｊｉｔｔｅｒｐｅａｋｉｎｇ），以及较长的捕获时间等缺

点。相比一下，其它两种ＣＤＲ则不存在这些问题【”。

（基于ＰＩ的ＣＤＲ只有在环路时延不显著大于ＰＩ

相位更新周期时，才会没有抖动峰值。）

４图７基于ＰＩ型ＣＤＲ结构！多相位时钟产生！Ｌ．．—．．．—．．．—．．．．．：图８基于ＰＳ／ＰＩ组合型ＣＤＲ结构盲过采样型ＣＤＲ

通过过采样的方法从ＮＲＺ数据

中提取时钟信息，是现代ＣＤＲ技术

的一个显著特点和主流技术。而所谓

盲过采样¨】，如图９所示，是指采样

时钟（频率和相位）是确定不变的，

不受输入数据（前馈）或后续检测电

路（反馈）的控制或影响的过采样技

术。但是在盲过采样技术中，对过采图９盲过采样型ＣＤＲ

样率的要求往往相对比较高，一般在３个以上——在相位精度和电路复杂度及功耗等之间进行折中。

盲过采样型ＣＤＲ和基于ＰＳ型ＣＤＲ虽然都采用固定的多相位时钟进行采样，区别在于，前者每次所有相位时钟不受控制地都要对数据进行采样，而后者则在反馈信号控制选择下，每次只有一个相位时钟参与采样。

盲过采样型ＣＤＲ中，具体的时钟及数据信息的获取，是基于过采样获得的大量采样样本，由后续（数字）电路，如ＶＬＳＩ或ＦＰＧＡ等，基于某种算法进行判断、识别完成的。

过采样技术的优点是捕获速度快，电路稳定。缺点是，由于其需要大的、高速的ＦＩＦＯ存取单元，及高速、复杂的算法等，致使其功耗和延时都比较大。所以，盲过采样技术，更多地是应用在突发模

式的数据传输系统，及较低速率的连续模数据传输系统中。

电路与系统学报第１７卷

５ＣＤＲ技术的选择、融合与发展

根据数据传输的模式——突发与连续、系统是否提供参考时钟以及提供的方式，可以大体把ＣＤＲ的应用环境分为以下几类。

对于连续模式：（１）源馈时钟（这里强调的是接收的参考时钟与发射端同源，即不存在频偏）；（２）本地独立地产生参考时钟（也就是本地参考时钟与发射端的时钟不同源，等量级的时钟可能存在一定的频偏）；（３）不提供参考时钟（时钟嵌入数据中）。

对于情况（１），几乎所有ＣＤＲ方案都适用（当然可能会存在时钟倍频等预处理）；对于情况（２），只有基于ＤＬＬ型ＣＤＲ不适用；对于情况（３），只有基于无参考频率自动频率技术的ＰＬＬ型ＣＤＲ适用。当然对于连续模式的数据传输，目前主要采用相位反馈跟踪型ＣＤＲ；在速率不高时，盲过采样型ＣＤＲ也常被采用。

对于突发模式的数据传输，一般都会提供参考时钟，主要采用基于注入振荡器型ＣＤＲ、基于门控振荡器型ＣＤＲ、以及基于盲过采样型ＣＤＲ三种。

由于每一种基本类型的ＣＤＲ技术都其独特的优缺点，这就促使人们去思考将多种基本的ＣＤＲ技术相互借鉴融合到一起，以使新的ＣＤＲ具有多种优点。

比如，ＰＬＬ与ＤＬＬ结合的组合型ＣＤＲ［９１，一方面避免了基于ＤＬＬ型ＣＤＲ中需要外界提供参考时钟的缺点，另一方面也克服了在基于ＰＬＬ型ＣＤＲ中出现的抖动峰值问题，且环路带宽小而不会以延长捕获时间为代价。

此外，通过注入ＶＣＯ与ＰＬＬ结合【ｌ们，产生的ＣＤＲ具有产生较好相位稳定性，较快的捕获速度等：通过注入ＶＣＯ与ＰＩ结合【¨１，产生的ＣＤＲ不但具有ＰＩ诸如环路稳定和捕获时间快的优点，而插值出来的时钟，经过注入锁定ＶＣＯ处理以后，还具有较好的占空比和平滑得多的相移。事实上，存在着多种多样的组合方式，如ＧＶＣＯ可以分别与ＰＬＬ，ＰＩ及过采样等技术结合产生新的ＣＤＲ电路Ｉｌ引。

ＣＤＲ的发展趋势：

１）如上所述，各种基本ＣＤＲ相互借鉴融合。

２）多速率及连续速率变化【ｌ３１。一方面可以增加ＣＤＲ的通用性，另一方面，可以适应有多速率或宽范围连续速率要求的场合。

３）数字化［１４】。对越来越多的ＣＤＲ模块的数字化，可以增加电路的可靠性，可移植型，以及减小芯片面积，提高电路的集成度（如ＬＦ，ＣＰ的数字化）。

４）亚速率化【¨】。通过工作在亚速率，ＰＦＤ／ＶＣＯ等都可以工作在较低速率，功耗可以降低，最高ＣＤＲ数据率可以得到提升，ＰＦＤ也往往具有分接功能。当然亚速率往往是以增加对ＶＣＯ多相位的需求为代价的，这也将大大增加电路设计的复杂度，比如较严格的时钟相位差要求等。

５）微波化【１６１。主要在工作速率很高的场合，如采用分布式ＶＣＯ产生多相位时钟，采用微带线作为延时单元等。

６）并行化。满足越来越多的短距离并行Ｉ／Ｏ的需求。

６小结

本文首先对ＣＤＲ的功能模块进行了划分，并根据本地时钟与输入数据之间的相位关系及其实现方式的不同，将ＣＤＲ的结构大体可以被分为三类，进而对每一类ＣＤＲ进行了深入的分析和比较，最后又给出了各种ＣＤＲ技术的应用环境，指出了ＣＤＲ的发展趋势。限于篇幅，本文没有对ＣＤＲ的频率捕获技术进行深入探讨。本文通过对各种高速ＣＤＲ技术近乎穷尽式的搜索，１广泛的比较和深入的剖析，可以使读者对现存的各种高速ＣＤＲ技术有一个全面而又深刻的认识，并对ＣＤＲ技术的选择及

发展趋势有一定的了解。